第355章 天权4號功耗再优化目標

  孙总监沉思了一会儿，说:“能不能做一个折中方案——cpu大核保持常规设计，保证峰值性能。小核和gpu用亚閾值设计，降低日常功耗。这样既保留了旗舰晶片的性能標籤，又把待机功耗降下来了。”

  赵静眼睛一亮。“这个思路好。大小核异构，大核性能优先，小核功耗优先。天权4號已经有了大小核架构，只是大核和小核用的是同样的设计。如果把小核改成亚閾值设计，大核保持不变，待机功耗可以降多少？”

  顾工程师快速估算了一下。“小核占了晶片面积的大约百分之十五，但待机状態下小核的漏电流贡献了大约百分之三十的待机功耗。如果小核改用亚閾值设计，小核部分的待机功耗可以降低百分之九十，整体待机功耗降低大约百分之二十七。从五点三毫瓦降到三点九毫瓦左右。”

  “三点九毫瓦还是离一点五毫瓦有差距。”章宸说。

  王研究员说:“如果大核也做部分亚閾值优化——不是全盘改成亚閾值，而是把大核的非关键路径改成亚閾值设计，关键路径保持常规设计。这样可以再降一部分待机功耗，同时不影响峰值性能。我们在测试晶片上做过类似的混合设计，待机功耗可以降到二点五毫瓦，主频一点七吉赫兹。”

  孙总监在笔记本上记下了“二点五毫瓦、一点七吉赫兹”这两个数字。

  会议进入第二个议题——功耗优化的技术方案和时间表。

  王研究员调出了一张技术路线图。

  “天权4號的功耗再优化，我们建议分三步走。”

  “第一步，小核亚閾值化。把天权4號的四个小核全部改用亚閾值设计，大核保持不变。这一步改动最小，风险最低。预计需要六周完成设计变更，四周完成验证，十周后可以出工程样片。待机功耗目標三点八毫瓦，峰值性能不变。”

  “第二步，大核混合设计。在大核中引入亚閾值设计，但只限於非关键路径。关键路径的时序和电压保持不变。这一步改动较大，需要重新做时序收敛和物理设计。预计需要十二周完成设计变更，八周完成验证，二十周后出工程样片。待机功耗目標二点五毫瓦，峰值性能一点七吉赫兹。”

  “第三步，全晶片自適应电压缩放。根据晶片的工艺角、温度、以及负载情况，动態调整每个模块的电压。低负载时，全晶片进入亚閾值模式，待机功耗降到一点五毫瓦。高负载时，大核升压到常规电压，保证峰值性能。这一步需要增加电压调节电路和自適应控制算法，改动最大。预计需要二十四周完成设计变更，十二周完成验证，三十六周后出工程样片。”

  章宸问了一个问题:“三步走，每一步都要重新流片？流片成本和周期怎么算？”

  孙总监调出了流片计划。“天权4號已经量產，我们不可能为了功耗优化频繁改版。我的建议是——把三步合併成两步。第一步和第二步合併，直接做小核亚閾值加大核混合设计的版本，作为天权4號的『低功耗增强版』，代號天权4l。天权4l和天权4號共用同一个物理设计框架，只是標准单元库和电压域不同。流片一次，成本五百万，周期十二周。”

  “第三步的全晶片自適应电压缩放，改动太大，不如放到天权5號上实现。天权5號本来就计划用更先进的工艺和架构，把自適应电压缩放作为標准特性。这样不会浪费研发资源。”